

1/1

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-007308

(43) Date of publication of application: 11.01.2002

(51)Int.CI.

G06F 13/16 3/00 G06F G06F 12/00

G06F 12/06 G11C

(21)Application number : 2000-184782

(71)Applicant: NEC CORP

(22)Date of filing:

20.06.2000


(72)Inventor: KASHIWAKURA KAZUHIRO

(54) MEMORY BUS SYSTEM AND CONNECTING METHOD FOR SIGNAL LINE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an inexpensive substrate and a memory cell, for which high level impedance matching is not required by accelerating the operating speed of a memory bus.

SOLUTION: The memory bus system is constituted by serially connecting a memory control element 1 and memory cells 2a, 2b and 2c through signal lines. The signal lines between the memory control element 1 and the memory cell 2a, between the memory cells 2a and 2b and between the memory cells 2b and 2c are connected by point-to-point. The signal lines, have no branch and there is no mutual crossing between the signal lines.



LEGAL STATUS

[Date of request for examination]

20.04.2001

[Date of sending the examiner's decision of 10.12.2003

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]



(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公園番号 特開2002-7308

(P2002-7308A)

(43)公開日 平成14年1月11日(2002.1.11)


(51) Int.Cl.7		識別記号	FI	テーマコート"(参考)
G06F	13/16	5 1 0	G06F 13/16 51	10A 5B060
	3/00		3/00	T
	12/00	5 6 4	12/00 5 6	5 4 D
	12/06	5 1 5	12/06 5 1	1 5 F
Glic	7/00	3 1 1	G11C 7/00 31	1 1 Z
			審査請求 有 請求項の製	女7 OL (全 9 頁)
(21)出願番	身	特順2000-184782(P2000-184782)	(71)出顧人 000004237 日本電気株式会社	
(22) 出順日		平成12年6月20日(2000.6.20)	東京都港区芝五丁目 (72)発明者 柏倉 和弘 東京都港区芝五丁目	
			式会社内 (74)代理人 100088328 弁理士 金田 暢之	2 (外2名)
			Fターム(参考) 5B060 CC01 MM	11

(54) 【発明の名称】 メモリパスシステムおよび信号線の接続方法

(57)【要約】

【課題】 メモリバスの動作速度を上げ、高度なインピーダンス整合の必要のない、安価な基板および記憶素子を提供する。

【解決手段】 メモリバスシステムはメモリ制御素子1 と記憶素子2a、2b、2cが信号線により直列に接続されて構成される。メモリ制御素子1と記憶素子2aの間、記憶素子2aと記憶素子2bの間および記憶素子2bと記憶素子2cの間の信号線はポイント・ツー・ポイントで接続される。信号線は分岐がなく、信号線相互間の交差もない。



【特許請求の範囲】

メモリ制御素子と複数の記憶素子を信号 線により直列に接続するメモリバスシステムの信号線の 接続方法において、

前記メモリ制御索子と初段の記憶索子の間および記憶索 子と次段の記憶素子の間の信号線をポイント・ツー・ポ イントで接続することを特徴とするメモリバスシステム の信号線の接続方法。

【請求項2】 信号線は、アドレス信号、データ信号、 アドレスラッチ用とデータ書き込み用クロック信号、デ ータ読み込み用クロック信号、アドレス制御信号、書き 込み要求信号、および読み込み要求信号の各信号線を含 む請求項1記載のメモリバスシステムの信号線の接続方

【請求項3】 メモリ制御素子と複数の記憶素子が信号 線により直列に接続されて成るメモリバスシステムにお いて、

前記メモリ制御素子と初段の記憶素子の間および記憶素 子と次段の記憶素子の間の信号線がポイント・ツー・ポ イントで接続されることを特徴とするメモリバスシステ ム。

【請求項4】 信号線は、アドレス信号、データ信号、 アドレスラッチ用とデータ書き込み用クロック信号、デ ータ読み込み用クロック信号、アドレス制御信号、書き 込み要求信号、および読み込み要求信号の各信号線を含 む請求項3記載のメモリバスシステム。

【請求項5】 各記憶素子は、

入力した信号線を自素子内の処理と次段記憶素子への伝 送に分配して送出する分配回路と、

入力したアドレス制御信号に1を加算して次段記憶索子 へ伝送する加算回路とを有する請求項4記載のメモリバ スシステム。

【請求項6】 データ信号が書き込み用データ信号と読 み込み用データ信号に分離して用いられる請求項4また は5記載のメモリバスシステム。

【請求項7】 記憶素子の数はメモリ制御素子のアドレ ス空間分の数以内である請求項3から6のいずれか一記 載のメモリバスシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリ制御素子と 複数の記憶素子が直列に接続されて成るメモリバスシス テム関し、特に、素子間の信号線の接続方法に関する。

[0002]

【従来の技術】従来、この種のSDRAM等のメモリバ スの設計は、素子間の接続は通常、図7に示すように行 われ、メモリコントローラ (メモリ制御素子) に複数の 記憶素子を接続する場合には、配線形態をポイント・ツ ー・ポイント (以下1:1と表現する) にすることがで きない。すなわち、信号配線上には、必ず配線の分岐点

があり、分岐点による特性インピーダンスの変化は信号 の反射を生じさせ、配線による遅延時間(以下、メディ ア遅延と表現する)が増大する。メディア遅延は、メモ リの動作速度を速くすればするほど顕著にあらわれる。 05 図8はメモリバスで記憶素子に到達した信号の波形を示

す。配線に分岐があるため、図中、Aに示すようにメデ ィア遅延が増加している。

【0003】また、図7において、データ信号5がメモ リ制御素子31から記憶素子32a~32cへと伝送す 10 る場合と、記憶素子32a~32cからメモリ制御素子 31へ伝送させる場合の2方向があるのに対し、クロッ ク信号4はメモリ制御素子31から記憶素子32a~3 2 cへと一方向にしか伝送されない。これら、二つの条 件により、メディア遅延が制限されることになる。例え 15 ば、図9は、あるメモリ制御素子と記憶素子とを100 MHzで動作させる場合のメディア遅延の許容値を示し たグラフを示す。直線■および直線■は、クロック信号 4のメディア遅延 (クロック遅延) および書き込み動作 時のデータ信号5のメディア遅延(データ遅延)の関係 20 を示しており、直線■と直線■に挟まれた領域が動作可 能な条件である。また、直線■および直線■はクロック 信号4のメディア遅延(クロック遅延)および読み込み 動作時のデータ信号5のメディア遅延(データ遅延)の 関係を示しており、同様に、直線■と直線■に挟まれた 25 領域が動作可能な条件である。クロックが共通であるこ とから、このメモリバスが動作する条件は、直線■、

■、■、■で囲まれた狭い領域(ハッチング部分)とな る。

[0004]

【発明が解決しようとする課題】上述した従来の技術に おける問題点を解決するため、図10のブロック図に示 すRAMBUSメモリが実用化されている。このRAM BUSメモリでは、分岐による反射歪みを回避するた め、記憶素子が集中するところでは、分岐配線と記憶素 35 子の端子容量等を含めて、インピーダンスを合わせ、等 価的に反射のない配線を実現している。しかしながら、 これを実現するには、高度な特性インピーダンス整合を 要求するため基板が高価となり、また、記憶素子の端子 のインピーダンス特性のばらつきを抑えるため、記憶素 40 子自身も高価となっている。

【0005】本発明の目的は、メモリバスの動作速度を 上げ、高度なインピーダンス整合の必要のない、安価な 基板および記憶素子を提供することにある。

[0006]

【課題を解決するための手段】本発明のメモリバスシス 45 テムの信号線の接続方法は、メモリ制御素子と複数の記 **億素子を信号線により直列に接続するメモリバスシステ** ムの信号線の接続方法において、前記メモリ制御素子と 初段の記憶素子の間および記憶素子と次段の記憶素子の

50 間の信号線を1:1で接続する。

【0007】信号線は、アドレス信号、データ信号、アドレスラッチ用とデータ書き込み用クロック信号、データ読み込み用クロック信号、アドレス制御信号、書き込み要求信号、および読み込み要求信号の各信号線を含んで良い。

【0008】本発明のメモリバスシステムは、メモリ制御素子と複数の記憶素子が信号線により直列に接続されて成るメモリバスシステムにおいて、前記メモリ制御素子と初段の記憶素子の間および記憶素子と次段の記憶素子の間の信号線が1:1で接続される。

【0009】信号線は、アドレス信号、データ信号、アドレスラッチ用とデータ書き込み用クロック信号、データ読み込み用クロック信号、アドレス制御信号、書き込み要求信号、および読み込み要求信号の各信号線を含んでよい。

【0010】各記憶素子は、入力した信号線を自素子内の処理と次段記憶素子への伝送に分配して送出する分配回路と、入力したアドレス制御信号に1を加算して次段記憶素子へ伝送する加算回路とを有するものを含む。

【0011】データ信号が書き込み用データ信号と読み 込み用データ信号に分離して用いられるものを含む。

【0012】記憶素子の数はメモリ制御素子のアドレス 空間分の数以内であるものを含む。

【0013】以上のように構成するので、信号配線の分岐がないことにより反射歪みや遅延増加をなく、各信号の動作速度を上げることが可能となり、メモリのデータ転送能力を増大できる。また、高度なインビーダンス整合も必要なく、安価な基板および記憶素子が実現する。 【0014】

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して説明する。

(信号線の接続方法の第1実施の形態)図1は本発明の メモリバスシステムの信号線の接続方法の第1実施の形 態のフローチャートである。

【0015】このメモリバスシステムの信号線の接続方法は、メモリ制御素子と複数の記憶素子を信号線により接続するときに、図1に示すように、メモリ制御素子と初段の記憶素子の間および任意の記憶素子と次段の記憶素子の間の信号線を1:1で接続して(ステップS

1)、各素子が直列接続となるように形成する。

【0016】ここで、接続される信号線は、アドレス信号、データ信号、アドレスラッチ用とデータ書き込み用クロック信号、データ読み込み用クロック信号、アドレス制御信号、書き込み要求信号、および読み込み要求信号の各信号線を含んでいる。

【0017】各記憶素子の間の信号線を1:1で接続するので、信号配線の分岐がないことにより反射歪みや遅延増加をなく、各信号の動作速度を上げることが可能となり、メモリのデータ転送能力を増大できる。また、高度なインビーダンス整合も必要がない。

(メモリバスシステムの第1実施の形態)図2は、本発明のメモリバスシステムの第1実施の形態のブロック図を示し、図3は、図2の記憶素子2a~2cの内部ブロック図を示し、図4は図2のメモリバスシステムの配線05 図を示す。

【0018】第1実施の形態のメモリバスシステムは、図1の信号線の接続方法が適用されたメモリバスシステムであって、図2に示すように、メモリ制御素子1と記憶素子2a間のアドレス信号3、ライトクロック信号4 a、リードクロック信号4b、データ信号5、および制御信号6a~6cは1:1で接続されており、記憶素子2a内部を経由して、記憶素子2bへ、さらに記憶素子2cへと信号は接続されている。メモリ制御素子1から最遠端にある記憶素子2cで出力されたライトクロック15信号4aは、記憶素子2c自身のリードクロック信号4bへと接続されている。

【0019】図3を参照すると、記憶素子2a~2cに は、アドレス信号3、ライトクロック信号4a、リード クロック信号4b、データ信号5、およびアドレス制御 20 信号 6 a、書き込み要求信号 6 b、読み込み要求信号 6 c (以下6a~6cを制御信号と称する)を外部から入 力するための内部バッファ?aを通して入力し、分配回 路11により、記憶素子内部で使用する信号経路と、次 段の記憶素子2 a~2 cやメモリ制御素子1に信号へ伝 25 えるための外部バッファ7bへ分けられる。制御信号6 a~6 cによる制御回路12の信号で監視されているア ドレスラッチ用レジスタ8a、ライトデータラッチ用レ ジスタ8b、リードデータラッチ用レジスタ8cでは、 アドレス信号3およびデータ信号5が、ライトクロック 30 信号 4 a またはリードクロック信号 4 b でラッチされ る。ラッチされたアドレス信号3およびデータ信号5は 制御回路12の信号により、メモリセル10とデータを やりとりする。アドレス制御信号6 a は、数本の信号で 構成され、次段の記憶素子2 a~2 cに伝送する際、1 35 を加算する加算回路13を介して外部バッファ7bへ接 続されている。データ信号5に接続されている選択回路 9は、メモリセル10から書き込みデータラッチ用レジ スタ8 cを介してデータをメモリ制御素子1に伝える信 号と、外部の記憶素子からの書き込みデータ信号5を、 40 制御回路12により切り替える。

【0020】以下、本実施形態の動作について説明す

【0021】メモリ制御素子1からライトクロック信号 4 aが出力され、記憶素子2 a内の内部バッファ7 aで 45 受信される。受信されたライトクロック信号4 a は、分 配回路11で記憶素子2 a 内部用と次段の記憶素子2 b への伝送用に分配される。内部用のクロック信号は、ア ドレスラッチ用レジスタ8 a および書き込みデータラッ チ用レジスタ8 b で、アドレス信号3 およびデータ信号 50 ラッチ用として使用される。外部用のクロック信号 は外部バッファ7bを介して次段の記憶素子2bへ伝送される。同様にして、記憶素子2bから記憶素子2cへ 伝送され、最遠端にある記憶素子2cで出力されたライトクロック信号4aはリードクロック信号4bの端子へ入力され、内部バッファ7aを介して分配回路11で内 部用のクロック信号と外部用のクロック信号に分けられる。内部用のクロック信号は、読み込みデータラッチ用レジスタ8cで、データ信号5のラッチ用として使用される。外部用のクロック信号は外部バッファ7bを介して記憶素子2bへ伝送され、同様にしてさらに、記憶素子2a、メモリ制御素子1へと伝送される。

【0022】次に、アドレス制御信号6aについて説明する。アドレス制御信号6aは数本の信号線で構成される。この本数は、記憶素子の数できまり、記憶素子の数をNとすると、信号の本数は、2を底とする10g

【0023】次に、メモリバスの動作について説明をつづける。

【0024】メモリ制御素子1から出力されたアドレス信号3は、記憶素子2aに入力され、分配回路11で内部用のアドレス信号と外部用のアドレス信号に分けられる。内部用のアドレス信号は制御回路12およびアドレスラッチ用レジスタ8aに送られる。ここに送られたアドレスがメモリセル10にあれば、アドレスラッチ用レジスタ8aでラッチされ、制御回路12に送られる書き込み要求信号6bまたは読み込み要求信号6cにより、書き込み動作であるか、読み込み動作であるかが決定される。

【0025】データ信号線5の入出力端子は、通常、ハイ・インピーダンスを保ち、書き込み要求信号6bまたは読み込み要求信号6cにより、データ信号5の伝送方向が確定する。

【0026】メモリ制御素子1から書き込み要求信号6 bが来ていた場合、直ちに、データ信号5の信号伝達経路をメモリ制御素子1から記憶素子2a、記憶素子2 b、記憶素子2cの方向に切り替え、メモリ制御素子1から書き込みデータ信号5が伝送され、対象の記憶素子 では書き込みデータラッチ用レジスタ8bからメモリセル10へデータが伝送される。

【0027】また、メモリ制御素子1から読み込み要求 信号6cが来ていた場合、直ちに、データ信号5の信号 05 伝達経路を記憶素子2cから記憶素子2b、記憶素子2a、メモリ制御素子1の方向に切り替え、対象の記憶素子内で、メモリセル10から読み込みデータラッチ用レジスタ8cを通して、メモリ制御素子1へ読み込みデータ5が伝送される。

10 【0028】本実施の形態のメモリバスシステムは、信号配線の分岐がないことにより反射歪みや遅延増加をなく、各信号の動作速度を上げることが可能となり、メモリのデータ転送能力を増大できる。また、高度なインピーダンス整合も必要なく、さらに、図5の配線図で示す15 とおり、記憶素子2 a~2 cのデータ、アドレス、クロック等の信号群の端子を入力と出力で左右対称に配置することで、各信号線間の交差がないように配線できるので、低層で安価な基板を実現できる。

(メモリバスシステムの第2実施の形態) 図5は本発明 20 のメモリバスシステムの第2実施の形態のブロック図を 示し、図6は、図5の記憶素子22a~22cの内部ブ ロック図を示す。

【0029】この実施の形態は、図2および図4のメモリバスシステムのうち、データ信号5を書き込み用のデ25 一タ信号5aと読み込み用のデータ信号5bに分離したものである。データ信号が、書き込み用信号5aと読み込み用信号5bに分離されているので、書き込みと読み込みの切り替え時間を短縮でき、さらなる高速メモリバスシステムを構築することが可能である。

30 (その他のメモリバスシステムの実施の形態)第1および、第2実施の形態のメモリバスシステムでは、3個の記憶素子が用いられているが、記憶素子の数はメモリ制御素子1のアドレス空間分までの記憶素子を接続することが可能である。

35 [0030]

【発明の効果】以上説明したように本発明は、素子間の信号線を1:1で接続することにより、信号線の分岐による反射歪みや遅延増加が存在しないので、各信号の動作速度を素子能力の極限まで引き上げることができ、す40 なわち、データ転送能力を増大させることが可能となり、また、高度なインビーダンス整合も必要とせず、かつ、各信号線の交差のない配線ができるので、低層で安価な基板を実現できるという効果がある。

【図面の簡単な説明】

45 【図1】本発明のメモリバスシステムの信号線の接続方 法の第1実施の形態のフローチャートである。

【図2】本発明のメモリバスシステムの第1実施の形態 のブロック図である。

【図3】図2の記憶素子2a~2cの内部ブロック図で50 ある。



【図4】図2のメモリバスシステムの配線図である。

【図5】本発明のメモリバスシステムの第2実施の形態 のブロック図である。

【図6】図4の記憶素子12a~12cの内部ブロック図である。

【図7】メモリバスシステムの第1従来例のブロック図である。

【図8】メモリバスで記憶素子に到達した信号の波形図である。

【図9】メモリ制御素子と記憶素子とを100MHzで動作させる場合のメディア遅延の許容値の一例を示すグラフである。

【図10】メモリバスシステムの第2従来例のブロック 図である。

【符号の説明】

1、21 メモリ制御素子

2a、22a 記憶素子

2 b、 2 2 b 記憶素子

2 c、22 c 記憶素子

3 アドレス信号

4 クロック信号

4 a アドレス信号用および書き込みデータ信号用クロ

ック信号

4b 読み込みデータ信号用クロック信号

5 データ信号

5a 書き込みデータ信号

05 5 b 読み込みデータ信号

6a アドレス付加制御信号

6 b 書き込み要求信号

6 c 読み込み要求信号

7a 内部バッファ

10 7 b 外部バッファ

8a アドレス信号ラッチ用レジスタ

8 b 書き込みデータ信号ラッチ用レジスタ

8 c 読み込みデータ信号ラッチ用レジスタ

9 選択回路

15 10 メモリセル

11 分配回路

12 メモリ制御回路


13 加算回路

14 クロック源


20 15 終端回路

A メディア遅延増加

[図1]




【図2】







【図3】



【図6】




【図4】








【図5】



【図7】









【図10】

